» 您尚未 登录   注册 | 银行 | 首页调用管理 | 博客 | 帮助 | 社区 | 无图版
华镭社区论坛 -> 应用程序 -> FPGA系统开发班(周末班) ——成都睿尔科技 西南地区最具权威的培训机构
 XML   RSS 2.0   WAP 

--> 本页主题: FPGA系统开发班(周末班) ——成都睿尔科技 西南地区最具权威的培训机构 加入收藏 | 收藏主题 | 上一主题 | 下一主题
reertek




该用户目前不在线
级别: 新手上路
精华: 0
发帖: 18
威望: 19 点
镭: 36 L
贡献值: 0 点
在线时间:1(小时)
注册时间:2008-09-02
最后登录:2009-03-31
查看作者资料 发送短消息 推荐此帖 引用回复这个帖子

FPGA系统开发班(周末班) ——成都睿尔科技 西南地区最具权威的培训机构

成都睿尔科技开年大酬宾活动— —报名最多返15%现金活动
FPGA系统开发班(周末班) ——成都睿尔科技 西南地区最具权威的培训机构

  课程描述
  本课程课程主要帮助学员进行 CPLD/FPGA 的系统学习,以工程实践为例,深入探讨目前业界最新、最流行的器件,讲授业界最优秀的集成环境,最简洁的开发流程,和业界最流行的软处理技术。每次课程都配有相关实验,通过实验,学员可以更好的理解消化课堂知识,工程实践水平会得到迅速提高.在整个培训过程中,项目都贯穿始终。

  服务对象
1、FPGA系统的软件和硬件开发工程师
2、各大专院校、中等专业学校工科类专业应往届毕业生
3、目前正从事嵌入式系统硬件开发,希望进一步深造的人士

  服务目标
  培养学员熟练掌握和使用基于CPLD/FPGA的数字系统开发工具、开发流程,能够独立解决开发中常见问题,能够自主进行成熟的基于CPLD/FPGA的数字系统设计。

  课程特点
  1、很多知识都是宝贵的经验积累
  2、注重知识与工程的结合 ,以项目的观点看待问题

  基础要求
具有一定的数字电路基础

  课时安排
开班时间:2009年3月21日
课时安排:64课时,每天8课时。周末上课(周六~~周日上课)

  课程内容
  * 嵌入式系统概述
  * EDA技术及常见EDA设计工具
  * QuartusⅡ开发环境简介
  * 原理图设计输入方式
  * Verilog HDL语言基本语法以及简单逻辑设计
  * Verilog HDL语言中复杂逻辑设计以及状态机的使用
  * Verilog HDL语言与原理图设计方式的综合使用
  * 如何在Quarts软件下使用Modelsim进行仿真
  * 内嵌式逻辑分析仪的使用
  * SOPC Builder开发工具介绍
  * NiosⅡ嵌入式软核处理器设计
  * 系统级设计
  * LCD原理及接口电路设计
  * CFI接口Flash的烧写
  * Nios II C2H compiler基础知识
  * 利用Nios II C2H compiler如何加速嵌入式软件开发
  * 在NiosII上使用uc/OS-II操作系统
  * 用户自定义外设的实现
  * 项目综合
  ------------ 更具体的内容安排,请到RE.ER咨询------------

  质量控制
  * 请参考RE.ER质量控制体系
  * RE.ER质量监督电话:028-85176515

  后续服务
  # 免费成为RE.ER嵌入式俱乐部会员:
    * 有机会享受每年至少12场相关技术的专题讲座
    * 有助于建立良好的业界关系,帮助日后事业发展
    * 随时获得项目或实践机会
  # 后续工作疑难问题帮助,有益于在工作单位更快的发展
推动西部嵌入式技术普及,促进西部嵌入式行业发展,是RE.ER嵌入式学院的使命;RE.ER嵌入式学院希望能与更多的公司或有志之士一起,精诚协作,共同努力,推动西部嵌入式产业的发展与繁荣!
  全国统一报名电话:800-886-3788 (免费)
  成都:(028)-85175020 (028)-85194325
QQ:张老师:619646474   杜老师:1070109944
成都睿尔科技 公司网站:www.re-er.com.cn


[楼 主] | Posted: 2009-03-04 17:02
顶端

华镭社区论坛 -> 应用程序